(54) METHOD FOR MOUNTING TAB CHIP

(11) 5-13665 (A) (43) 22.1.1993 (19) JP


(21) Appl. No. 3-183498 (22) 28.6.1991

(71) NEC, CORP (72) FUSHIMI YAMAUCHI(1)

(51) Int. Cls. H01L25/065, H01L25/07, H01L25/18, H01L21/60, H05K1/18

PURPOSE: To increase a mounting rate of TAB chips on a printed board by piling up at least two TAB chips and then by mounting these chips on the printed board.

CONSTITUTION: At least two TAB chips 2a, 2a are joined with an adhesive 7 with end faces having no bump 3 faced each other. The bumps 3 are located on an upper and a lower end face of the TAB chip laminated body 2 and then the TAB chip laminated bodies 2 are piled up. Next, the bumps 3 of the lower TAB chip 2a are joined with a printed board 1 with solder 4. Meanwhile, the bumps 3 of the upper TAB chip 2 are connected with one end of wire leads 6 and the other end of the wire leads is joined to a pad of the printed board 1. By this method, a mounting rate on the printed board 1 can be increased and a TAB chip mounting area can be reduced substantially.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-13665

(43)公開日 平成5年(1993)1月22日


(51) Int.Cl. ⁵	識別記号 庁内整理番号	FI 技術表示箇所
H 0 1 L 25/065 25/07	San Carlos de la Car Carlos de la Carlos	
25/18 21/60	3 0 1 A 6918-4M 7220-4M	H01L 25/08 Z 審査請求 未請求 請求項の数2(全 3 頁) 最終頁に続く
(21)出願番号	特願平3-183498	(71)出願人 000004237
(22)出願日	平成 3 年(1991) 6 月28日	日本電気株式会社 東京都港区芝五丁目7番1号
		(72)発明者 山内 節美 東京都港区芝五丁目7番1号 日本電気株
		式会社内 (72)発明者 河住 優
• :		東京都港区芝五丁目7番1号 日本電気株式会社内
٠,		(74)代理人 弁理士 菅野 中
	en de de la companya de la companya La companya de la co	

(54) 【発明の名称】 TABチツブ実装方法

(57)【要約】

【目的】 プリント基板上でのTABチップの実装率を向上する。

【構成】 TABチップ2a, 2aを上下に重ね合せてプリント基板1上に実装することにより、チップ2aのプリント基板1上での実装率を向上する。



【特許請求の範囲】

【請求項1】 少なくとも2個のTABチップを上下に 重ね合せ、これらをプリント基板上に実装することを特 徴とするTABチップ実装方法。

【請求項2】 前記2個のTABチップは、パンプが設 けられていない端面同士を突き合せ、TABチップ積層 体の上下端面にバンプを配置して重ね合せることを特徴 とする請求項1に記載のTABチップ実装方法。

【発明の詳細な説明】

[0001]

※【産業上の利用分野】本発明はパッケージに関し、特に TABチップの実装方法に関する。

[0002]

【従来の技術】従来、TABチップの実装方法に関して は図2に示すように、TABチップ2をプリント基板1 上に並列に置き、チップ2のパンプ3をプリント基板1 に半田4により接続する方法であった。

[0003]

【発明が解決しようとする課題】この従来の実装方法 は、TABチップを並列に実装するため、実装面積が広 20 く必要であるという問題点があった。

【0004】本発明の目的は、前記課題を解決したTA Bチップ実装方法を提供することにある。


[0005]

【課題を解決するための手段】前記目的を達成するた め、本発明に係るTABチップ実装方法においては、少 なくとも2個のTABチップを上下に重ね合せ、これら をプリント基板上に実装するものである。

【0006】また、前記2個のTABチップは、パンプ が設けられていない端面同士を突き合せ、TABチップ 30 積層体の上下端面にパンプを配置して重ね合せるもので ある。

[0007]

【作用】本発明では、TABチップを上下方向に重ね合



せて実装することにより、横方向の寸法を縮小させたも のである。

[0008]

【実施例】以下、本発明の一実施例を図により説明す る。

【0009】図1は、本発明の一実施例を示す図であ る。図1において、本実施例では、少なくとも2個のT ABチップ2 a、2 aは、パンプ3が設けられていない 端面同士を突き合せて接着剤7で接合し、TABチップ 10 積層体2の上下端面にパンプ3を配置して重ね合せる。

【0010】次いで、下段のTABチップ2aのパンプ 3をプリント基板1に半田4で接合させる。

【0011】一方、上段のTABチップ2aのパンプ3 にはワイヤーリード6の一端を接合し、ワイヤーリード 6の他端を、プリント基板1のパッドに接合することに より、実装を完了させる。

[0012]

【発明の効果】以上説明したように本発明は、TABチ ップを上下に重ね合わせることにより、ブリント基板上 での実装率を向上できるとともに、プリント基板上での TABチップ実装面積を実質的に縮小できる。

【図面の簡単な説明】

【図1】本発明の一実施例を示す図である。


【図2】従来例を示す図である。

【符号の説明】

- 1 プリント基板
- 2 TABチップ積層体
- 2a TABチップ
- 3 パンプ
- 4 半田
 - 5 パッド
 - 6 ワイヤーリード

接着剤

[図2]



フロントページの続き

(51) Int. Cl. 5 H 0 5 K 1/18 識別記号 庁内整理番号 S 6736-4E FΙ

技術表示箇所